PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-316431

(43) Date of publication of application: 29.11.1996

(51)Int.CI.

H01L 27/108 H01L 21/8242 H01L 29/786

(21)Application number: 07-122153

(22)Date of filing:

22.05.1995

(71)Applicant: HITACHI LTD


(72)Inventor: SHOJI KENICHI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To improve the withstand voltage of a transistor used in a peripheral circuit, by farming a second semiconductor region whose surface is higher than that of a first semiconductor region, in the region outside the first semiconductor region.

CONSTITUTION: An insulated gate field effect transistor in a peripheral circuit is independently formed on a P-type Si layer 101, so that a substrate bias can be applied by using the P-type Si layer 101, independently of transistors in a memory cell. Further by forming a heavily doped P-type impurity layer whose impurity concentration is, e.g. about 1017cm-3 under the transistor in the peripheral circuit part, substrate resistance is reduced, and generation of latch-up also can be restrained. In this structure, the noise charge generated by a memory cell does not exert influence upon the peripheral circuit, and more stable operation of an LSI is enabled. A leak current is reduced by forming an oxide film 104 for element



isolation on a P-type Si layer 103 and further forming an N-type impurity region 108.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-316431

(43)公開日 平成8年(1996)11月29日

(51) Int.Cl. 6		識別記号	庁内整理番号	FΙ					技術表示箇別
HOIL	27/108		9276 - 4M	H 0	1 L	27/10		671C	
	21/8242		9276 – 4M 9276 – 4M					6 2 1 C 6 8 1 F	
	29/786								
			9276 - 4M					681D	
			9276 - 4M					691	
			審査請求	未請求	請求	頃の数11	OL	(全 12 頁)	最終頁に続く
(21)出顧番号 特願平7-		特顧平7 -122153		(71)	(71)出願人 000005108				
						株式会	社日立	製作所	
(22)出顧日		平成7年(1995)5月			東京都	千代田	区神田駿河台	四丁目6番地	
				(72)	発明者	住 庄司	健一		
						東京都	国分寺	市東恋ケ窪1	丁目280番地
						株式会	社日立	製作所中央研	究所内
				(74)	代理人	弁理 士	75311	1000 田	

(54) 【発明の名称】 半導体装置とその製造方法

(57)【要約】

【構成】薄膜SOI領域内に形成した積層容量型メモリ セルと薄膜SOI領域外で、且つ基板表面が薄膜SOI 表面より高い位置に周辺回路を有し、且つ周辺回路部の トランジスタ下に高濃度低抵抗不純物領域を形成した周 辺回路からなる半導体記憶装置。

【効果】周辺回路との標高差を低減し、さらに低消費電 力化に有利な薄膜SOI構造を有するメモリセルと、耐圧 の良好なトランジスタを有し、且つラッチアップに対し 強い周辺回路を有する高性能、且つ高信頼度な半導体装 置を実現することが可能となる。




図 1

【特許請求の範囲】

【請求項1】半導体基板上に、絶縁膜を介して設けられた薄膜半導体の第一の半導体領域を有し、上記第一の半導体領域外の領域内に、上記絶縁膜を介さずに設けられ、その表面が上記第一の半導体領域の表面より高い第二の半導体領域を有することを特徴とする半導体装置。 【請求項2】上記第一の半導体領域にメモリセルを有

【請求項2】上記第一の半導体領域にメモリセルを有し、上記第二の半導体領域にメモリセルの制御回路を有する請求項1に記載の半導体装置、

【請求項3】上記第一の半導体領域の形成されたメモリセルと。上記メモリセルとはピット線コンタフトを共有しないメモリセルとの間が、絶縁膜で電気的に分離されている請求項2に記載の半導体装置の製造方法。

【請求項4】上記第三の半導体領域と半導体基板の間に 酸化膜が存在する請求項1に記載の半導体装置。

【請求項5】上記第二の半導体領域で表面を除く領域に 高濃度不純物領域を有する請求項4に記載の半導体装 置。

【請求項6】上記第二の半導体領域の上記高濃度不純物領域の下純物濃度が10円cm-以上である請求項5に記載の半導体装置。

【請求項7】上記第一の半導体領域にメモリセルを有し、上記第二の半導体領域にメモリセルの制御回路を有する請求項4,5または6に記載の半導体装置。

【請求項8】上記第一の半導体領域の形成されたメモリセルと、上記メモリセルとはビット線コンタフトを共有しないメモリセルとの間が、絶縁膜で電気的に分離されている請求項4,5または6に記載の半導体装置の製造方法。

【請求項9】第一の半導体基板を選択的に酸化し、上記 半導体基板表面を平坦に研磨し、第二の半導体基板を第 一の半導体基板表面に貼り合わせ、上記第二の半導体基 板を薄膜化することにより、上記第一の半導体領域のみ 半導体基板上に、絶縁膜を介して薄膜半導体を形成する 請求項1,2または3に記載の半導体装置の製造方法。

【請求項10】上記第一の半導体領域の表面に選択的に酸化膜を形成し、その後に上記酸化膜を除去することにより、上記第二の半導体領域の表面を上記第一の半導体領域の表面に対し高位置に形成する請求項1、2、3、4、5、6、7または8に記載の半導体装置の製造方法

【請求項11】上記第一の半導体領域の表面に酸化膜を形成後パターンニングし、上記酸化膜をマスクにしたSiの選択エピタキシャルにより、上記第二の半導体領域の表面に対し高位置に形成する請求項1,2,3,4,5,6,7または8に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はDRAMのような高集積

半導体装置に関する。

[0002]

【使来の技術】通常、周辺回路はワード線を駆動するため電源電圧を高めに設定する必要があるが、従来の薄膜 SOI 構造DRAMでは、寄生パイポーラトランジスタ 動作等により周辺回路の絶縁ゲート・トランジスタの ツース・ドレイン間の耐圧が低 「なり、耐圧不良が起こり、さらにラッチアップ等を起こしやすい。この耐圧低下に関しては、アイ・イー・ディー・エム(TEDM) 9 1、6 6 7 ペー・等に示されている。

【0003】また、半導体メモリの高集積化には、ビット単価低減によるネループット向上が必要であるため、微細パターンを形成するには、一般には光学レンズを用いた縮小投影露光法が用いられている。しかし、集積度を向上するため光学レンズの解像度を増すと光の無象度が浅しなり、その結果、基板面が平坦でないと解像で展が生じる。薄膜SOI構造DRAM用メモリセルには
α線パフトエラー対策等に積層キャパンタを用いるため、従来技術ではメモリセル部と周辺阿路部には平均には、砂、延長技術ではメモリセル部と周辺阿路部には平均的な段率(標高差)が生し、予め、半導体基板表面を中均にする必要があった。この標高差を低減するには、通常の半導体基板で、表面の選択酸化とその酸化膜附去によりメモリセル部の表面をメモリセル部以外の表面より低位置に形成する半導体装置の製造方法が、特開平2-50476号公報に示されている。

[0004]

【発明が解決しようとする課題】上記従来例では、薄膜 SOI構造・絶縁ゲート・トランジスタで、ソース・ドレイン開配圧低下の問題が開発されている。したがって、薄膜SOI上に形成された周辺囲路部のトランジスタでは、周辺回路の使用電圧が高いために耐圧不良が起こり、ラッチアップなどが起こりやすい。

【0005】また、他の従来例では、バルクSェ基板上でのメモリセル部と周辺回路部間の標高差低減に関する方法が開示されている。薄膜SOI基板上では、選択酸化の膜厚に限界があるため、この方法では、平坦化された薄膜SOI構造メモリセルを形成することは不可能である。

[0006]

【課題を解決するための手段】メモリセル領域内のみ薄膜SOI構造とすることにより、周辺回路に用いるトランジでタの耐圧を向上する。

【0007】また、予め、厚膜のSOI基板を用いるか、あるいは、薄膜SOI基板上にSェを選択的にエピタキシャルする方法を用い、さらに厚膜部分に高濃度低抵抗下純物領域を形成することによって平坦化され、且つ高耐圧でデーチアンでなどの起こりにてい薄膜SOI構造メモリを形成する。

[0008]

【作用】薄膜SOI構造を用いた超微細メモリセルを形

成することができるため、拡散層における接合リークが 低減でき、DRAMのリフレッシュにおけるデータ保持 特性を改善することが可能である。

【0009】メモリセルを薄膜SOI中に形成して基板に対するアイズ電荷の注入を根絶し、さらにメモリセル設能を軽減しつつ周辺回路の基板抵抗を下げることによって周辺回路MOSFETの信頼性を向上し、且つラッチアップに対して強いメモリLSIをつくる。

[0010]

【其施例】

(実施例1) 図1に、本発明の半導体装置の断面構造を示す。この構造は、p型Si署101の基板上に直接周辺回路を含む周辺回路部(X11領域)とp型Si層101とSiO2層102が積層した基板上に形成した薄膜SOI構造のメモリセル部(X12領域)との二つの領域で構成される。

【0011】周辺回路部は、p型S:層101, 素子分離用のS:O2104、S:O2のケート絶縁層105、n型に導電化された多結晶ンリコン106およびタングフテンンリサイド107からなるポリサイド構造のゲート電極、p型S:層中に形成された濃度が1017cmで以上のn型不純物領域108、ゲート電極上および側壁に積層されたS102109、第一メタル配線層コンタット・エール用層間絶縁膜115、第一マタル配線層119、第二メタル配線層スルー・ホール用層間絶縁膜220、第二メタル配線層121より構成される。

【0012】また、メモリセル部は、p型Sェ層10 3, 素子分離用のSiO:104, SiO:のゲート絶 縁層105、n型に導電化された多結晶シリコン106 およびタンプステンシリサイド107からなるデリサイ ド構造のゲート電極(メモリセルのワード線に相当)。 p型SI層中に形成されたn型下純物領域108,ワー ド線上および側壁に積層されたS 1 O 2 1 O 9, ビット 線および蓄積電極コンタクト用多結晶シリコンのプラグ 110, n型に導電化された多結晶シリコン111およ びタングステンシリサイド112からなるポリサイド構 造のヒット線、ビット線上および側壁に積層されたSェ Oc 1 1 3, 蓄積電極コンタクト加工用窒化シリコン層 1.1.4, n型に導電化された多結晶シリコンまたは置換 プロセスによって形成したタングステンからなる蓄積電 極コンタフトプラブおよび蓄積電極116、酸化窒化シ リコン膜または五酸化タンタル (TacOs) からなる蓄 積容量誘電体膜117, TiNまたはタンクステンから なる蓄積容量プレート電極118,第一メタル配線層コ ンタクト・ホール用層間絶縁膜115,第一メタル配線 層119、第二メタル配線層スルー・ホール用層間絶縁 膜120、第二メタル配線層121より構成される。

【0013】本構造を用いることにより、周辺回路部の 絶縁ゲート電界効果トランジネタは、単独にp型Si層 101上に形成されるため、メモリセル内(X12領 域)のトランジスタとは独立して、p型Si層101を 用いて基板バイアスを印加することができる。

【0014】さらに、周辺回路部のトランジスタ下に例えば10号cm号程度の高濃度p型不純物層を形成することによって基板抵抗を減らしラッチアップの発生を抑制することも可能である。この構造は、メモリセルが発生したパイズ電荷が周辺回路に影響することもなり、より安定したLSI動作が可能となる。

【0015】また。メモリセル部で80mmのp型Sェ屬103に厚さ160mmの菓子分離用酸化膜104を形成し、さらに接合探さ80mmのm型下純物領域108を形成することによって、デバイス活性層の下が絶縁膜となるため、漏れ電流が減りする。このような薄膜SOI構造メモリセルを用いれば、DRAMのデータ保持特性がバルクに対して改善され、リーレッシュに負担のかからない低消費電力型のDRAMが実現できる。

【0016】また、図1に示すようにp型Sェ署103の表面で周辺回路部とメモリセル部の標高差を制御することにより、第一配線層面で周辺回路とメモリセルの両領域で標高差が低減可能である。

【0017】 (実施例2) 図じには発明の他の実施例の 単導体装置の断面構造を示す。この構造は、p型S 1 層 ロ01とS 1 〇2 層2 0 2が積暑した基板上に直接周辺 同路を含む周辺回路部(X 2 1 領域)と薄膜 S O 1 構造 のメモリセル部(X 2 2 領域)のこつの領域で形成される。

【0018】周辺回路部は、素子分離用のS10220 4、S102のゲート絶縁層205、n型に導電化された多結晶シリコン206およびタングステンシリサイド 207からなるホリサイト構造のケート電極、p型S1層中に形成された濃度が1017cmで以上のn型下純物領域208、ゲート電極上および側壁に積層されたS102209、第一メタル配線層コンタフト・ホール用層間絶縁膜215、第一メタル配線層219、第二メタル配線層スルー・ホール用層間絶縁膜220、第二メタル配線層スルー・ホール用層間絶縁膜220、第二メタル配線層

【0019】また、メモリセル部は、p型S:層203、素子分離用のS:Oc204、S:Oc2のケート絶縁層205、n型に導催化された多結晶シリコン206 およびタングタテンシリサイト207からなるポリサイド構造のケート電極(メモリセルのワード線に相当)、p型S:層中に形成されたn型が純物領域203、ワード線上および側壁に積層されたSiOc209、ビット線および蓄積電極コンタクト明多結晶シリコンのプラグ210、n型に導電化された多結晶シリコン211およびタンプステンシリサイド212からなるポリサイドはでタンプステンシリサイド212からなるポリサイドは02213、蓄積電極コンタクト加工用窒化シリコン層214、n型に導電化された多結晶シリコンまたは置換プロセスによって形成したタンプステンからなる蓄積電

極コンタクトプラゲおよび蓄積電極216,酸化窒化シリコン膜または五酸化タンタル (Ta2O5) からなる蓄積容量誘電体膜217, TiNまたはタングステンからなる蓄積容量プレート電極218,第一メタル配線層コンタフト・ホール用層間絶縁膜215。第一メタル配線層219,第二メタル配線層スルー・ホール用層間絶縁膜220,第二メタル配線層221より構成される。

【0020】この構造はメモリセル、周辺回路ともにSOI上に形成されるが、周辺回路のトランジスタが厚いSOIに形成されるため、基板パイアスを印加したり、基板濃度を高めるなどして、より安定なLSI動作が可能である。

【0021】(実施例3)図3ないし図23に、本発明の半導体装置の製造方法を工程に従って示す

【0022】まず、図3に示すように、第一のp型5;基板301上に窒化シリコン膜302を堆積し、リソクラフィおよびドライエッチングによりパターンニングする。次に、図4に示すように、熱酸化膜303を形成する。その後、図5に示すように、窒化シリコン膜302および熱酸化膜303をウエットエッチングにより除去し、機械的および化学的に表面を平坦に研磨する。

【0023】その後、図6に示すように、第三のp型S 1 基板304の表面を正記第一のp型S 1 基板の表面に貼り合わせる。その後、図7に示すように、p型S 1 基板304を厚さ480nmになるまで機械的および化学的に平坦に研磨することにより、局所的にSO1構造を持つS 1 基板が形成される。次に、図8に示すように、室化シリコン膜305を表面に堆積し、リソクラフィとドライエンデングにより所定の形状にパターンニングし、さらに厚さ800nmの勢酸化306を行う。

【0024】その後、図9に示すように、窒化シリコン膜305と熱酸化膜306をウエットエッチングにより除去する。その後、図10に示すように、窒化シリコン膜307を表面に堆積し、リソグラフィとドライエッチングにより所定の形状にパターンニングする。その後、図11に示すように、厚き200nmの熱酸化308を行う。

【0025】その後、図12に示すように、熱燐酸液により窒化シリコン膜307を除去し、p型S1層面の標高差400nmを有する周辺回路部(X31領域)とメモリセル部(X32領域)を形成する。形成後、X31にイオン注入により高濃度のボロン層を基板内部に形成すると、基板抵抗が下がり安定したLSI動作が可能となる。

【0026】その後、図13に示すように、厚き数nmのゲート絶縁膜309を形成し、n型に導電化された多結晶シリコン310、タングステンシリサイド311、ポリサイド(310および311)加工用マスクにSiOc層312を堆積し、リングラフィとドライエッチングにより所定の形状にパターンニングすることにより、

周辺回路部ではゲート電極を、メモリセル部ではワード線を形成する。次に、ゲート電極およびワード線をマスクにして、砒素をイオン注入して濃度が1017cm-3以上のn型拡散層313を形成する。

【0027】その後、図14に示すように、SiO2層を推積しメモリセル部のみリップラフィを用いてエッチバックすることにより、ワード線にのみ側壁が形成される。次に、窒化シリコン膜を推積し、電子線描画およびドライエッチンプによりワート線の隙間に自己整合的にピット線および蓄積電極用コンタフト・ホールを形成し、さらに、n型に導電化した多結晶シリコンを堆積しエッチバックすることにより、ピット線および蓄積電極コンタフト用プラグ315を形成する。

【0028】その後、図15に示すように、窒化、リコン膜を堆積し、電子線推画およびドライエッチングによりビット線コンタクト申プラグ上に自己整合的にピット線用コ、タクト・ホールを形成し、次に、n型に導電化された多結晶シリコン316、タングステンシリサイド317からなるビット線を形成し、その上部と側壁にS10c層318を形成し、次に、窒化シリコン膜319を堆積し、電子線描画およびトライエッチングにより、蓄積電極コンタクト申プラブ上に自己整合的にコンタクト・ホールを形成し、さらにn型に導電化された多結晶シリコンを推構し、エッチパップすることにより、第二の蓄積電極コンタット用プラブ320を形成する。次にメチリセル部のみ、窒化シリコン膜319を残す。

【0029】その後、図16に示すように、コンタクト 用層間膜321を堆積し、電子線描画およびドライエッ チンプにより、蓄積電極用の溝を形成する。

【0030】その後、区17にボボように、n型に導電化されたアモルファフンリコ)あるいは導電化されてない純アモルファスンリコン322を堆積し、次に、S1O2層323を堆積後エッチバックも蓄積電極用の構内に上記S1O2層323を残し、さらに、アモルファスシリコン322をエッチバックする。

【0031】その後、図18に示すように、メモリセル部のSiOc層321および323をウエットエッチンですることにより、アモルファマンドコン322からなる蓄積電極が形成される。図17で、蓄積電極に導電化されてない純アモルファンドコン322を用いた場では、この後、関機でロセスによりアモルファスシリコン部分をタンでステン化する。次に、酸化築化シリコン膜または五酸化タンタル(Ta2Os)膜からなる蓄積容量では近324およびTiNまたはタンでステンからなる蓄積容量でレート電極325を積層し、メモリセル領域内でパターンニングすることにより、積層型の蓄積容量素子が形成される。

【0030】その後、図19に示すように、リソグラフェとドライエッチングにより層間絶縁膜にコンタクト・ホールを形成する。

【0033】その後、図20に示すように、第一メタル配線層326を堆積しリノグラフィとドライエッチングによりパターンエングする。このとき、プレート電極325と第一配線層326は絶縁膜を介さず直接積層された構造となる。その後、図21に示すように、第一および第二メタル配線層間のフルー・ホール明層間絶縁膜327にプラフィとドライエッチ、でにより層間絶縁膜327にプレー・ホールを形成する。その後、図23に示すように、第二メタル配線層328を推積しリンプラフィとドライエッチングによりパターンニンでする

【0034】と記プロセスにより、実施例1で示した図 1に対応する本を明め構造が形成される。

【0035】 (実施例4) 図24ないし図41に、本発 明の他の製造方法小実施例を工程に従って示す。

【0036】ます、図24に示すように、p型81層4 01、8:05層402、厚さ480nmのp型81層4 03が積層した801基板を製造する。次に、図25に いすように、窒化シリコン膜404を表面に堆積し、リ イブラフィビトライエーチングにより所定の形地にパタ ーンニングする。さらに、図26に示すように、厚さ8 00nmの熱酸化405を行う

【0037】その後、区27に示すように、変化シリコン膜404と熱酸化膜406をウエットエッチングにより除出する。その後、区28に水寸ように、変化シリコン膜406を表面に堆積し、リソプラフィとトライエッチングにより所定の形状にパターンニンでする。その後、区29に示すように、厚き200nmの熱酸化407を行る。

【0038】その後、気30に示すように、熱燐酸液により窒化シリコン膜406を除去し、p型Si層面の標高差400nmを有する周辺回路部(X41領域)とメモリセル部(X42領域)を形成する。形成後、X31にイオン注入により高濃度のホロン層を基板内部に形成すると、基板抵抗が下がり安定したLSI動作が可能となる。

【0039】その後、図31に示すように、厚さ数nmのピート絶縁膜308を形成し、n型に導電化された多結晶、リコン409、タンプステンンササイト410、ポニサイド(409および410)周玉用マスクに8:の2 園411を堆積し、サンクラフィとトライエンチンプにより所定の形状にパターンニンプすることにより、周辺回路部ではゲート電極を、メモリセル部ではワード線を形成する。次に、ピート電極およびワード線をマスプにして、砒素をイオンは入して濃度が1017cm-3以上のn型拡散層412を形成する。

【0040】その後、図32に示すように、S102層を推積しメモリセル部のみリッグラフィを用いてエッチバックすることにより、ワード線にのみ側壁が形成される。次に、窒化シリコン膜を堆積し、電子線描画および

ドライエッチングによりワード線の隙間に自己整合的に ビット線および蓄積電極用コンタット・ホールを形成 し、さらに、n型に導電化した多結晶シリコンを堆積し エッチパックすることにより、ビット級および蓄積電極 コンタット用プラブ4-1-4を形成する。

【10041】その後、図33にってように、変化ショコン膜を推構し、電子線描画およびドライエッチングによりピット線コンタフト用プラブとに自己整合的にピット線用コンタフト・ホールを形成し、次に、10世紀を電量ションは15、タンクフテン、1サイド416からなるピット線を形成し、その上部と側壁にちょの5 解417を形成し、次に、変化ショコン膜418を推構し、電子線描画およびトライエーチングにより、蓄積電極コンタフト用プラブとに自己整合的にコンタフト・ホールを形成し、さらに11世に導電化された各結品ンリコンを推構し、プラブトの間に導電化された各結品ンリコンを推翻し、プラブトリアク419を形成する。次にメデリセル部のみ、変化ショコ、膜418を残す。

【0042】その後、図34に示すように、コンタクト 用層間膜420を推積し、電子線描画およびドライエッチングにより、蓄積電極用の溝を形成する。

【0043】その後、図35ににすように、n型に導電化されたアモルファス、リコンを多いは導電化されてない純アモルファス、リコン421を堆積し、次に、SiOs層422を堆積後エッチベックと蓄積電極用の構内に上記SiOs層422を残し、さらに、アモルファスシリコ、421をエッチニークする。

【0044】その後、図36に示すように、メモリセル部のS:02層420および422をウエットエッチングすることにより、アモュニィフ、リコン421からなる蓄積電極が形成される。図35で、蓄積電極に導電化されてない絶アモルファフンリコン421を用いた場合は、この後、置換プロセスによりアモルファスシリコン部分をタングステン化する。次に、酸化窒化シリコン膜または五酸化タンタル(TarOs)膜からなる蓄積容量誘電体膜423およびTiNまたはタンプフテンからなる蓄積容量プレート電極424を積層し、メモリセル領域内でパターンニンプすることにより、積層型の蓄積容量素子が形成される。

【0045】その後、図37にますように、リファラマスとドライエーチングにより層間絶縁膜にコンタフト・ホールを形成する。その後、図38にデすように、第一メタル配線層405を堆積しリファラフィとドライエッチングによりパターシエンブする。このとき、プレート電極404と第一配線層405は絶縁膜を介さず直接積層された構造となる。

【0046】その後、図39に示すように、第一および 第二メダル配線層間のスルー・ホー用層間絶縁膜426 を堆積する。その後、図40にデすように、リノグラフィとドライエッチングにより層間絶縁膜426にスルー ・サールを形成する。その後、図41に示すように、第 三メタル配線層427を堆積しリソグラフィとドライエ ッチングによりパターンニングする。

【0047】以上のプロセスにより、実施例2で示した図2に対応する本発明の構造が用版される。

【0048】(実施例5)図42ないし図45に 本発明の他の製造が法の断面構造をデす。まず、図42に示すように、p型S1層401、S102層402、厚き80nmのp型S:層403が積層したS01基板を製造する。次に、図43に示すように S.O2層504を表面に堆積し、サフゲラフィとドライエッチングにより所定の形状にパターンニングする。その後、図44に示すように、厚き430nmのS1エピタキシャル層505をS102層504をマスクにして選択的に形成する。その後、S102層504を除去することによっ

て、図45に示すような断面構造が形成される。この後は、実施例4のプロセス(図24ないし図41:を実施することにより、実施例2で示した図2に対応する本発明で構造が形成される。

[0049]

【発明の効果】積層容量型メモリセルと周辺回路の標高 差を低減することができるため両領域とも高精度で微細 なパター、を形成する露光装置の焦点深度内に納めるこ とできる。

【0050】また、メモリセル領域内のみ薄膜SOI構造とすることにより、周辺回路には高耐圧な絶縁ピート・トランジスタを有し、さらに、低消費電力化に有利なメモリセルを有する半導体記憶装置を容易に作成することが可能となる。

【図面の簡単な説明】

【図1】 4発明の第一の実施例の半導体装置を示す断面図。

【図2】本発明の第三の実施例の半導体装置を示す断面図。

【図3】本発明の第一の実施例の半導体装置の製造工程 を示す断面図。

【図4】 4発明の第一の実施例の半導体装置の製造工程をデオ断面図。

【図5】 本発明の第一の実施例の半導体装置の製造工程を示す断面図。

【図6】 は発明の第一の実施例の半導体装置の製造工程を主す断面図。

【図7】本発明の第一の実施例の半導体装置の製造工程 を示す断面図。

【図8】本発明の第一の実施例の半導体装置の製造工程を示す断面図。

【図9】本発明の第一の実施例の半導体装置の製造工程を示す断面図。

【図10】本発明の第一の実施例の半導体装置の製造工程を示す断面図。

【図11】本発明の第一の実施例の半導体装置の製造工程を示す断面図。

【図12】本発明の第一の実施例の半導体装置の製造工程を示す断面図。

【図13】本発明の第一の実施例の半導体装置の製造工程を示す断面図。

【図14】本発明の第一の実施例の半導体装置の製造工程を示す断面図。

【2015】 4発明の第一の実施例の半導体装置の製造工程を示す断面(3)。

【図16】本発明の第一の実施例の半導体装置の製造工程を示す断面図。

【図17】本発明の第一の実施例の半導体装置の製造工程を示す断面図。

【記】1-8】 本発明の第一の実施例の半導体装置の製造工程を示す断面図。

【図19】 4発明の第一の実施例の半導体装置の製造工程を示す断面因。

【図20】本発明の第一の実施例の半導体装置の製造工程を示す断面図。

【図21】本発明の第一の実施例の半導体装置の製造工程を示す断面図。

【日22】 本発明の第一の実施例の半導体装置の製造工程を示す断面図。

【図23】本発明の第一の実施例の半導件装置の製造工程を示す断面図。

【図24】本発明の第二の実施例の半導体装置の製造工程をデナ断面図。

【図25】 4を明の第三の実施例の半導体装置の製造工程を分寸断面図。

【図26】 4発明の第三の実施例の半導体装置の製造工程を示す断面図。

【図27】本発明の第二の実施例の半導体装置の製造工程を示す断面図。

【図28】本発明の第三の実施例の半導体装置の製造工程を主す断面図。

【図29】 4発明の第三の実施例の半導体装置の製造工程を示す断面図。

【図30】 4室明の第三の実施例の半導体装置の製造工程を分す断面図。

【図31】 4 発明の第三の実施例の半導体装置の製造工程を示す断面図。

【図32】本発明の第三の実施例の半導体装置の製造工程を当す断面図。

【図33】本発明の第三の実施例の半導体装置の製造工程を当す断面図。

【図34】本発明の第二の実施例の半導体装置の製造工程を示す断面図。

【図35】本発明の第三の実施例の半導体装置の製造工程を示す断面図。

【図36】本発明の第三の実施例の半導体装置の製造工 程を示す断面区。

【図37】本発明の第二の実施例の半導体装置の製造工 程を示す断面図。

【図38】本を明の第三の実施例の半導体装置の製造工 程を引す断面に

【図39】は発明の第三の実施例の半導体装置の製造工 程を子士断面区

【羽40】本を明の第三の実施例の半導体装置の製造工 程を子士断面図

【図41】本発明の第二の実施例の半導体装置の製造工 程を示す断面区。

【図48】本発明の第三の実施例の半導体装置の製造工 程を示す断面は

【図43】本を明ご第二の海施例の半導体装置の製造工 程を引す断面に、

【月44】本毎明の第三の実施例の半導体装置の製造工

[K1]

程を示す断面図。


【図45】玄発明の第二の実施例の半導体装置の製造工 程を示す断面図


【符号の説明】


101~p型Si基权、102 SOI用SiOc、1 03 p型S:層、104 素子が難用SiOo、10 5…ゲート絶縁膜、106 n型多結晶シリコン、10 7…〒1 7マデンシリサイト、108…高濃度のn型不 純物領域、109 ゲート電極対よびワード線用絶縁保 護膜。110~m型多結晶レドコレ、111…m型多結 温いプロン、112~タングスランンリサイド、113 ·ゴート尋用絶縁保護膜、1.14~窒化シリコン膜、1 15. SiO。、116 市里多結品シリコンあるいは マングマティー 1.1.7 鉄道体膜、1.1.8 … T.i.Nある いはタンプステン、119~第一メダル配線層、120 っちょひと、101 第二マダル配線層。


[[vi] 2]


22 2












【図45】



フロントページの続き

(51) Int. Cl. 6 識別記号 庁内整理番号

FΙ

H O 1 L 29/78 6 1 3 B

技術表示箇所